8Bit数据预取技术 DDR3内存频率提升秘诀

●　8Bit数据预取技术 DDR3内存频率提升秘诀

　　土老冒：听了博士的解释，俺对DDR3内存的延迟、时序有了更深一步的了解了。俺想知道，DDR3内存带来了频率、带宽的大幅度提升，它是通过什么方式实现的呢？

　　Z博士：其实DDR2升级到DDR3，还是采用了老套路。从DDR到DDR2，采用了4Bit数据预取架构来实现，从DDR2到DDR3，则是采用了8Bit数据预取架构。实际上DDR3-800内存的存储单元频率于DDR2-400一样，仅有100MHz，但由于DDR2采用4Bit预取技术、DDR3采用了8Bit预取技术，它们的频率可以分别达到400MHz和800MHz。

　　土老冒：听到这里俺又昏了，什么是数据预取技术？

早在DDR内存时代 数据预取技术就开始应用

　　Z博士：数据预取技术，即Prefetch，它并不是新技术，早在DDR时代就开始应用。它是在一个时钟周期内，其上行和下行都能够传输数据，因此其传输速率比当时只能通过下行传输数据的SDRAM提高了一倍。它上行传输一位数据，下行传输一位数据，在一个时钟周期内一共传输两位即2Bit数据给北桥，这2Bit数据首先从存储单元取出来，然后在输入/输出时钟上行核下行传输出去，这就是2Bit数据预取技术。

　　举个不太恰当的例子，数据预取技术可以理解成目前流行的BT下载。以前我们下载东西都是客户端从服务器端下载，而BT下载则是互相的，你在下载数据的同时也上传了数据。

　　土老冒：原来如此，俺基本上懂点了，博士再详细解释一下DDR3内存的数据预取技术吧。

DDR3内存采用8Bit数据预取技术提升频率

　　Z博士：到了DDR3时代，数据预取技术发展到了8Bit，一次可以从存储单元预取8Bit的数据，在输入/输出端口处的上行和下行同时传输，8Bit需要4个时钟周期完整，因此DDR3内存的输入/输出时钟频率是存储单元核心的4倍，由于是上行、下行同时传输数据，因此有效的数据传输频率达到了存储单元核心频率的8倍，由此我们也可以知道，DDR3-800内存的存储核心频率其实仅有100MHz，其输入/输出时钟频率为400MHz，有效数据传输频率则为800MHz。