台积电5nm晶体管密度比7nm提高88％

    根据报道，台积电已在本月开始5nm工艺的试产，第二季度内投入规模量产，苹果A14、华为麒麟1020、AMD Zen 4等处理器都会使用它，而且消息称初期产能已经被客户完全包圆，尤其是苹果占了最大头。

    而目前台积电尚未公布5nm工艺的具体指标，只知道会大规模集成EUV极紫外光刻技术，不过在一篇论文中披露了一张晶体管结构侧视图。

    WikiChips经过分析后估计，台积电5nm的栅极间距为48nm，金属间距则是30nm，鳍片间距25-26nm，单元高度约为180nm，照此计算，台积电5nm的晶体管密度将是每平方毫米1.713亿个。相比于初代7nm的每平方毫米9120万个，这一数字增加了足足88％，而台积电官方宣传的数字是84％。

本文属于原创文章，如若转载，请注明来源：台积电5nm晶体管密度比7nm提高88％//diy.zol.com.cn/740/7405635.html